Deine Daten. Deine Wahl.

Wenn du nur das Nötigste wählst, erfassen wir mit Cookies und ähnlichen Technologien Informationen zu deinem Gerät und deinem Nutzungsverhalten auf unserer Website. Diese brauchen wir, um dir bspw. ein sicheres Login und Basisfunktionen wie den Warenkorb zu ermöglichen.

Wenn du allem zustimmst, können wir diese Daten darüber hinaus nutzen, um dir personalisierte Angebote zu zeigen, unsere Webseite zu verbessern und gezielte Werbung auf unseren und anderen Webseiten oder Apps anzuzeigen. Dazu können bestimmte Daten auch an Dritte und Werbepartner weitergegeben werden.

Hintergrund

Wie wichtig sind die Memory Timings?

Kevin Hofer
29.1.2020

Beim Kauf von RAM sticht als erstes die Taktfrequenz ins Auge. Die Leistung von RAM ist aber genauso von Memory Timings abhängig.

Lewis Hamilton zieht beim Grossen Preis von Abu Dhabi zuvorderst seine Runden. Nach 55 Mal im Kreis fahren, gewinnt er das Rennen in den Vereinigten Arabischen Emiraten. Sein Teamkollege Valtteri Bottas, der im baugleichen Rennflitzer sitzt, kommt mit knapp 45 Sekunden Rückstand ins Ziel.

Vom getimten Hertz

CAS Latency (CL)

Dass neueres RAM trotzdem eine geringere tatsächliche Latenz hat, liegt daran, dass die Transferzeit tiefer ist. In Kombination mit der Formel CL*(1/(Angegebener Takt/2)) hat deshalb DDR4 RAM mit 2666 MT/s und einer CAS Latency von 18 trotzdem eine kürzere tatsächliche Latenz (13.5 Nanosekunden) als DDR4 RAM mit 1866 MT/s und einer CAS Latency von 13 (13.93 Nanosekunden).

Row Column Delay (tRCD)

tRCD ist die minimale Anzahl Taktzyklen, die benötigt werden, eine Speicherreihe zu öffnen und auf die Kolonnen in der Reihe zuzugreifen. Die Zeit, um das erste Bit Speicher eines DRAM zu lesen, ohne dass die Speicherreihe aktiv ist, ist tRCD+CL.

Row Precharge Time (tRP)

tRP ist die minimale Anzahl Taktzyklen, die Speicher benötigt, eine neue Speicherreihe zur Datennutzung bereitzustellen. Die Zeit, um das erste Bit Speicher von RAM mit der falsch geöffneten Reihe zu lesen, ist tRP+tRCD+CL. Wenn die falsche Reihe offen ist, muss sie erst geschlossen (precharged) werden

Row Active Time (tRAS)

tRAS ist die minimale Anzahl Taktzyklen, die benötigt wird, eine Reihe zu aktivieren und sicherzustellen, dass die Daten zugänglich sind.

Sind die Memory Timings tatsächlich wichtig?

XMP und den Rest überlässt du am besten den Pros

Hamilton und Bottas sind Profis. Die Unterschiede in ihren Fahrqualitäten – trotz sechs Weltmeistertiteln von Hamilton und einem Vizeweltmeistertitel von Bottas – sind gering, machen aber dennoch einen Unterschied. So macht es auch bei extreme Overclockern einen Unterschied, ob sie stabile Memory Timings ausgewählt haben. Für Otto-Normaluser oder auch Gamer reicht es vollkommen aus, die korrekten XMP im Bios einzustellen.

77 Personen gefällt dieser Artikel


User Avatar
User Avatar

Technologie und Gesellschaft faszinieren mich. Die beiden zu kombinieren und aus unterschiedlichen Blickwinkeln zu betrachten, ist meine Leidenschaft.


Hintergrund

Interessantes aus der Welt der Produkte, Blicke hinter die Kulissen von Herstellern und Portraits von interessanten Menschen.

Alle anzeigen

Diese Beiträge könnten dich auch interessieren

  • Hintergrund

    Von 25 Prozent mehr Leistung kann ich nur träumen: Memory Timings ausprobiert

    von Kevin Hofer

  • Hintergrund

    Memory Timings ausprobiert, Teil 2: Bis zu 13 Prozent mehr Leistung

    von Kevin Hofer

  • Hintergrund

    Wie der NUC 11 Pro meinen Glauben an NUCs wiederhergestellt hat

    von Kevin Hofer