Scalable hardware verification with symbolic simulation bietet einen umfassenden Überblick über die neuesten Fortschritte in der symbolischen Simulation, die die Skalierbarkeit von Hardware-Verifikationslösungen erheblich verbessern. Das Buch behandelt aktuelle Verifikationstechniken, die sowohl auf logischer Simulation als auch auf formalen Verifikationsmethoden basieren, und erklärt die Funktionsweise der symbolischen Simulation im Detail. Der Schwerpunkt liegt auf innovativen Techniken, die die Kluft zwischen der Komplexität digitaler Systeme und der begrenzten Fähigkeit, diese zu verifizieren, verringern. Es werden verschiedene Lösungen vorgestellt, die Methoden der Approximation und Parametrisierung nutzen, darunter quasi-symbolische Simulationen und zyklenbasierte symbolische Simulationen. Die Struktur des Buches richtet sich an ein breites Publikum im Bereich der Entwurfsautomatisierung und bietet sowohl eine Einführung in die digitale Systemgestaltung als auch eine detaillierte Analyse der symbolischen Techniken in der formalen Verifikation.